Synplicity推出Synplify Proto软件并扩大了ASIC原型方案

关键字： synplicity  synplify pro  RTL原型软件  单芯片ASIC RTL原型软件  FPGA原型工具 

Synplicity公司推出Synplify Proto单芯片ASIC RTL原型软件，扩展了其基于FPGA的ASIC原型方案。Synplify Proto软件是首个满足FPGA原型的工具，它将具有高度功能的逻辑综合(Synplicity的Synplify Pro高级FPGA综合)(Synplicity的Identify RTL调试器)。该产品还包括可将客户ASIC RTL代码中的Synopsys DesignWare IP转换为可综合的RTL。

Certify软件是支持ASIC原型的高性能方案。它具有自动识别并翻译ASIC元件的功能，如门级元件或门时钟树结构，以构成FPGA实现的适当形式。这些工具简化了ASIC原型工作，缩短了开发周期，改善了其性能，加速了投放市场的时间。

Synplify Proto产品已经工程化，在整个ASIC RTL源代码中无需更改RTL代码。设计师可以使用调试功能在FPGA样品中发现并解决问题。这样为故障检测和校正提供了闭环环境，显著缩短了ASIC RTL的调试时间。为了帮助确定设计功能，该工具还提供Synplicity的HDL Analyst设计可视化环境。设计者可利用该功能在RTL源代码及设计图之间交叉查找，这对仅需将部分设计制造原型的设计师来说非常有用。

Synplicity的Synplify Proto软件现在有售。软件专利许可从69,000美元起售(仅供参考)。目前的Synplify Pro用户可升级其FPGA综合软件，其中包括Synplify Proto软件的专利许可，售价22,000美元(仅供参考)。