智原推出可程序化SerDes IP用于多种接口标准设计

关键字： 智原  Faraday  SerDes IP  FXUPST001HC0H  IP Macro 

智原科技(Faraday)于日前宣布推出能支持广泛传输标准、涵盖目前所有主流高速传输接口需求的可程序化串行/解串器(SerDes)IP，将使IC设计业者不需要再从实体层开始发展，大幅降低开发难度与缩短芯片设计时间，进一步提升市场竞争力

由于串行化传输已成为新一代信息与通讯产业主流，为能支持各种应用所采用的众多序列接口，智原近日即针对该市场需求，推出可程序化(Programmable)的SerDes IP方案。该SerDes IP能支持广泛的传输标准，支持的数据传输率从每秒1.25Gbps～3.125Gbps，足以涵盖目前所有主流高速传输接口的需求。

此一可程序化SerDes IP平台可广泛应用于信息(计算机外设)、网络通讯和储存等领域。信息领域方面支持Serial ATA与PCI Express；网络通讯(LAN/MAN/WAN/SAN)方面可支持包含Gb E、10Gb E与1/2/10 GFC等；而在芯片间的连结传输以及背板收发器方面则支持XAUI (4x 3.125G)与Rapid I/O标准。

此外，智原推出的SerDes IP(FXUPST001HC0H)可支援联电0.13μm CMOS工艺。IP所需的功能模块均包含于IP Macro本身，一个lane的SerDes设计，仅占12个I/O pad的面积；对外连接的各接脚均提供ESD保护。此外，在可测试功能方面，智原在定义架构的初期，便考虑到未来生产测试与功能测试等需求，使IP用户可大幅降低芯片产品的测试时间与成本，提升市场竞争力。