IEDM上展开先进工艺技术大比拼，Intel、TSMC互不示弱大赞新工艺

关键字： high-k  晶体管  精炼硅 

Intel在出席国际电子设备大会（IEDM）的时候向外界透露了其首次采用了high-k闸晶体管的45nm生产工艺。无独有偶，台湾地区半导体商TSMC同样也布了他们在32nm工艺方面取得的成就。

Intel开发的晶体管采用了high-k闸电介质，在金属门双波段边沿集成厚度为1.0nm的电子氧化物，并且采用第三代精炼硅。Intel称结果显示这个处理方法所得到的驱动电流是记录中NMOS和PMOS设备所能达到最高的。该项技术依赖本地布线采用波道型触点，9层铜通过low-k ILD相连还有采用193nm干式图形光刻技术。Intel还强调45nm相关产品一定会采用无铅封装。

通过使用在多重处理器上的仅有0.346微米大小，容量却达到153Mb的SRAM，证明了Intel工艺的进步，性能表现以及可靠性。

在他们出席IEDM期间，Intel的研究人员记录说MOS设备都选用二氧化硅作为晶体管门的绝缘材料。电子氧化物厚度也以每代0.7x的速度到今天的130nm，但是在工艺发展到90nm到65nm节点工艺的时候，这个速度将下来了，因为二氧化硅原子耗尽，从而导致门耗散功率，这点制约了进一步的比例缩减。

high-k闸电介质材料承诺可以在低门耗散的水平下继续缩减其厚度。开发该项技术的主要挑战来自Vt阻塞，由于软件光学声子导致的灵活性降低还有不可靠性。研究人员称这些挑战仍然有待找出一个协调统一的集成方案从而定位我们所关心的热预算。Intel称其克服了high-k金属门集成的相关难题，使TOX的厚度重新减少3成，同时还保证了减少了%25的门电泄露。

其中最大的挑战还是如何同时集成high-k闸电介质，理想协调金属门电极和高度浓缩硅通道的功能。晶体管采用了160nm门斜，35nm物理门长还有1.0nm EOT的high-k闸电介质材料铪化合物。

2006年1月Intel对外宣布了其第一个采用45nm工艺的153Mb SRAM。研究人员技术的成熟已经得到论证，所以现在采用该技术的产品正在大批量生产中。

TSMC同样也在IEDM上，宣布其最新的32nm低功耗生产工艺，该工艺集成了0.15微米，6T高密度的SRAM，采用低静态功耗的晶体管制成，具备模拟/射频功能和Cu/low-k布线工艺。可以用于移动SOC方案。

TSMC研究人员称这个产品是32nm节点工艺中第一个的功能齐备的2Mb SRAM测试芯片。工厂方面称已经实现了超高密度的SRAM，单元图形采用1.2NA/193nm的刻蚀光刻技术。研究人员称他们实现了在门和硅层中间采用100nm全距和40nm过孔技术。

TSMC进一步宣称他们掌握了高效的32nm生产工艺，同时可以集成数字，模拟射频功能和高密度存储器。