用户登录 首页 / 用户登录

低功耗制造性测试的设计-第二部分
作者：:Chris Allsup

避免测试功耗问题，尤其是测试超大规模SoC时的功耗问题的最佳途径是在可测试性设计(DFT)过程中结合可感测功率的测试技术。本文第一部分已经介绍了动态功耗与测试之间的关系，第二部分将介绍两种利用ATPG技术获得低功率向量分布的方法，但它们在指定功率预算方式上有根本的区别。

请登陆网站阅读全文>>

邮箱地址：
密码： 登录密码区分大小写
记住我的密码 忘记密码?
 
如果您已经是以下网站的注册用户，请使用您当时的注册帐号登陆

电子工程专辑旗下网站
技术文章下载专区
我是工程师

“我是工程师”第二期论坛有奖活动现已圆满结束，获奖用户已经诞生，请及时关注！

话题PK台

搜集工程师们最关心的话题，发表您的真知灼见。

奥运科技专栏
热门关键词
  •  3G
  •  HDMI
  •  MCU
  •  ADC
  •  ARM
  •  机顶盒
  •  RFID
  •  ZigBee
返回页首