|
网友推荐相关文章
- 赛灵思领先FPGA厂商“模仿”MTK模式 (2009-07-02)
- 触控屏幕IC市场成兵家必争之地 (2009-06-16)
- 打造更低成本ASIC 安森美协议获取110nm技术及IP (2009-04-20)
- Atmel推出低成本的网表目标转移流程 (2009-04-10)
- FPGA开发全攻略(下) (2009-04-10)
作者：飞思卡尔半导体，沙曼
Mentor Graphics，Bruce Swanson
随着电子工艺技术的日新月异，现在的ASIC电路的规模越来越大，速度越来越快。动辄上百万门的电路使得测试成本在芯片总成本中占有越来越大的比重。如何在保持高测试质量的同时降低测试成本逐渐成为ASIC成功与否的指标之一。
从ATPG的角度来看，降低测试成本有两个主要方法： 1.降低测试向量总长度；2.使用尽量低端的测试机台完成测试任务。
本文将会就一个投片成功，通过质量测试的芯片为例，分享使用Mentor/TestKompress来降低测试成本的方法。
……
投票数:
我来评论 - 测试向量压缩技术大幅度降低扫描测试成本
游客null
(您目前以游客身份发表,请登陆 | 注册)
 新添订阅功能，提供全面快捷的资讯服务！ |
|
|
白皮书
技术文章下载专区
话题PK台
搜集工程师们最关心的话题，发表您的真知灼见。
|