|
|
| 2007-07-20 |
通过物理综合与优化提升设计性能 |
| |
工艺技术的发展极大地提高了FPGA器件的密度。多个赛灵思Virtex系列中都包含了超过1百万系统门的器件。这种器件密度的提高和300mm晶圆片的使用，为FPGA批量生产创造了条件。 |
| 2007-04-20 |
通过物理综合实现复杂FPGA设计的时序收敛 |
| |
要实现复杂FPGA芯片设计的时序收敛，非常类似于古老的游戏-打鼹鼠，但趣味自然少了许多。在你修复每个关键路径问题时，新的问题又会冒出来。那么我们在这种“打鼹鼠”游戏中如何获胜呢？导致设计反复中不可预测性的原因是自然的物理特性，因此物理综合当仁不让成为首选解决方案。当模块A的RTL改变并扩大、延长模块B和C中的走线时，新的更长互连可以被正确估计，优化、布局和局部布线的整合以及新的关键路径可以自动解决这些问题。大多数鼹鼠已被击退，你再也不会看到它们从洞中冒出来。 |
| 2006-05-23 |
Synplicity携手Actel向业界提供EDA解决方案 |
| |
Synplicity公司和Actel公司日前宣布扩大两家公司之间的OEM协议范围，按照这个长达数年的协议条款，Actel有权向其客户提供Synplify Pro、Identify和Synplify DSP软件解决方案，作为其Libero集成开发环境(IDE)的组成部分。这份扩充协议将使得Actel客户可在未来享用Synplicity的创新物理综合技术。 |
| 2005-12-28 |
赛灵思ISE 8.1i版设计工具套件新增ISE Fmax技术 |
| |
赛灵思公司日前宣布推出了集成软件环境(ISE)设计工具套件8.1i版，新版本增加了ISE Fmax技术，具有增强的物理综合能力，可提高Virtex-4和Spartan-3架构的性能和时序收敛特性。 |
| 2005-12-28 |
XILINX推出ISE设计工具套件8.1i版，提升FPGA性能 |
| |
赛灵思公司日前宣布推出集成软件环境(ISE)设计工具套件8.1i版。新版本增加了新的ISE Fmax技术，具有增强的物理综合能力，可提高Virtex-4和Spartan-3架构的性能和时序收敛特性。 |
| 2005-12-08 |
使用基于图形的物理综合加快FPGA设计时序收敛 |
| |
本文首先介绍了主要的传统综合方法，并说明这些方法存在的相关问题，然后介绍基于图形的物理综合概念，并指出这种技术如何满足当前先进FPGA的设计需求。 |
| 2005-12-08 |
基于图形的物理综合技术为FPGA提供更精确的时序 |
| |
声称可以将大型FPGA综合技术提升到一个新的高度，Synplicity公司最近发布了一款Synplify Premier产品。该产品采用“基于图形”的物理综合技术来提供更精确的时序估计，并为FPGA硬件增加了RTL调试功能。 |
| 2005-10-19 |
Synplicity将基于图形的物理综合软件集成到FPGA中 |
| |
Synplicity的Synplify系列FPGA综合工具中新增了Synplify Premier软件。 |
| 2005-10-08 |
定制物理综合解决方案可充分实现结构化ASIC架构的优势 |
| |
引言：结构化ASIC技术可减少与创建新器件有关的开发成本、资源和时间，但这些优势只有通过合适的设计工具和方法学才能完全实现。 |
| 2005-07-06 |
Magma牵手IBM壮势，迎击Synopsys诉讼 |
| |
Magma Design Automation公司与IBM公司日前达成新的授权和联合研发协议，双方将共同开发物理综合和布线技术。 |
| 2005-06-08 |
新思推出“并行”IC设计套件 |
| |
新思公司最近推出据称是“下一代”的IC物理设计产品IC Compiler，该产品能够并行执行物理综合、时钟树综合、布局、布线、良品率优化和签字确认(signoff)校正等功能。 |
| 2005-03-18 |
Synopsis推出新一代物理设计解决方案 |
| |
新思科技(Synopsys)日前推出新一代物理设计解决方案Galaxy IC Compiler。这是一款将物理综合、时钟树合成、绕线、良率优化与验证相关性整合的物理设计解决方案，据称可实现优异的设计性能，并大幅改善生产力。IC Compiler作为Synopsys Galaxy Design Platform的核心，成为从RTL到芯片工艺互相密合的解决方案。 |
| 2005-02-18 |
Cadence全局物理综合技术在DesignCon大会获奖 |
| |
Cadence设计系统公司日前宣布，其First Encounter全局物理综合技术(GPS)产品在DesignCon 2005技术大会上赢得了国际工程联合会(IEC)关于ASIC和IC实现的Design Vision大奖。 |
| 2002-03-09 |
用分层物理综合工具实现千万门级复杂芯片的一次性时序收敛 |
| |
在解决时序收敛问题中，WLM方法建立在后处理时序与综合时序耦合的基础上，对于更小线宽的工艺技术，互连对芯片的延迟特性影响很大，而基于WLM的时序几乎与后处理时序无关，它是一种静态方法，因而不能满足千万门级复杂芯片设计对一次性时序收敛的要求。 |
|
|
|
轻松满足电子元器件、半导体和OEM生产的快速测试New!
搜集工程师们最关心的话题，发表您的真知灼见。
|
|手持电子设备|家庭娱乐系统|工业控制|汽车电子设计|电源系统|模拟混合信号|国际电子商情|电子系统设计
|