|
|
| 2008-06-24 |
海思半导体选择Mentor Graphics公司的跨时钟域检测用于其无线设计 |
| |
Mentor Graphics Corporation日前宣布海思半导体有限公司--华为技术有限公司的集成电路设计中心已经决定将0-In跨时钟域（CDC）解决方案运用到其验证方法论中。通过在其寄存器传输级（RTL）模块中使用Mentor Graphics 0-In跨时钟域（CDC）解决方案，海思可以发现RTL中的CDC问题，从而避免了成本昂贵的潜在再修复并确保项目及时完成。 |
| 2008-06-23 |
思尔芯CEO林俊雄：做不一样的SoC原型验证服务 |
| |
相信对于许多从事SoC开发的本土IC设计企业来说，“思尔芯(S2C)设计自动化”这个名字并不陌生。从最初的仅仅提供FPGA硬件仿真工具开始，并逐渐将原型设计服务和IP整合服务纳入到业务范围中来，在过去的4年多时间里，S2C已经走出了一个在中国甚至是全球都非常独特的业务发展模式。 |
| 2008-06-19 |
FPGA到ASIC的整合为车用微控制器带来灵活性 |
| |
采用MCU带来的主要好处一直是体现在高水平的系统集成和相对低的成本。但在使用MCU时存在远超过这些器件本身价值的额外隐性成本。为进行批量生产，FPGA原型设计可以被直接映射为一个结构化ASIC，无需重新综合或额外验证。采用这种方法创建针对应用优化了的汽车MCU与目前使用固定功能MCU的方法相比，所需时间要短得多，成本也低得多。 |
| 2008-06-18 |
高效的ASIC验证应能准确地进行FPGA转换 |
| |
ASIC设计师需要的是一种接近ASIC运行速度的验证方法。而使用FPGA实现ASIC原型，这个速度比传统的软件模拟要快上一百万倍。通过可编程逻辑创建原型平台来观察和验证ASIC功能，设计师可以快速和经济地识别潜在错误，降低与产品相关的整体风险，同时满足上市时间要求。 |
| 2008-06-03 |
时序逻辑等效性检查方法使设计风险降至最低 |
| |
本文讨论了商用图形处理芯片所采用的从系统级到RTL的设计和验证流程。其中的时序逻辑等效性检查方法能够借助用C/C++或SystemC编写的系统模型发现缺陷和验证RTL实现。它无需额外的测试基准或断言就能提升功能验证效率。通过识别难以发现的缺陷以及那些被传统仿真方法遗漏的缺陷，时序逻辑等效性检查方法能把设计风险降至最小。 |
| 2008-06-02 |
设计技术问答：FPGA设计的安全性考量 |
| |
问：FPGA 对于初学者来说，应该从哪几个方面入手？ 答：我建议初学者首先要理解FPGA的原理，这是基础，然后设计一些小型的代码，在验证设计的基础上真正的理解设计硬件的思想，那么这样的话你必然要学到如何结合FPGA资源，特点，性能等方面知识的理论才能专心于设计代码上。至于说芯片的设计安全也是必然要理解的，不然一个静电上去就毁掉芯片了，那你的老板肯定要感到Surprised了。设计的精髓就是设计的思路上的问题了，包括代码的设计技巧，系统要求的功能模块的实现方法，多个模块如何配合的代码设计，后期的验证，调试，到板级的设计调试等等，要做好FPGA设计不同于DSP，软件设计等等，精髓的东西即使现在讲给初学者，他一样是茫然的，不... |
| 2008-05-26 |
MIPS科技发布最低功耗硅验证Hi-Fi音频播放IP |
| |
为数字消费、家庭网络、无线、通信和商业应用提供业界标准架构、处理器及模拟 IP 的领先厂商 MIPS 科技公司（MIPS Technologies Inc.）日前宣布，其针对 Hi-Fi 音频播放的 Hi-Fi 音频编解码器 IP 平台已经实现了全球最低功耗，同时实现了 100dB 动态范围的卓越性能。 |
| 2008-05-22 |
科统科技推出中高阶容量手机用内存MCP产品 |
| |
科统科技开发出16Mb、32Mb与64Mb低消耗电流Pseudo SRAM产品， 并整合65nm先进制程的Numonyx NOR Flash， 推出I-Combo与S-Combo系列的中高阶MCP产品。中高容量NOR FLASH加Pseudo SRAM的64+32与128+32 KSP系列MCP日前已通过联发科手机平台的预先验证， 并已正式量产。 |
| 2008-05-14 |
泰克DisplayPort测试解决方案获得VESA认证 |
| |
测试、测量和监测仪器提供商泰克公司日前宣布，泰克DisplayPort 1.1标准测试解决方案已经获得视频电子标准协会(VESA)的认证，其中包括源端、电缆和接收端测试。该解决方案为希望优化和验证DisplayPort设计性能的工程师提供了完整的测试平台。 |
| 2008-05-14 |
Cadence强化的高级节点设计解决方案对定制IC设计实现经过实际生产验证的改良 |
| |
全球电子设计创新领先企业Cadence设计系统公司日前公布了一系列新的定制IC设计功能，帮助芯片制造商加快大型复杂设计的量产化，尤其是在65纳米及以下的高级节点工艺。这些经过实际生产证明对Virtuoso技术的提升，进一步强化了Cadence用于降低风险和提升生产力的同时管理几何尺寸与复杂性的全套解决方案。 |
| 2008-05-09 |
LSI、戴尔和希捷率先通过端对端6 Gb/s SAS服务器互通性演示 |
| |
LSI公司日前与戴尔(Dell)和希捷(Seagate)联合宣布，三家公司成功实现了6Gb/s的SAS I/O吞吐量的互通性演示并验证了数据的完整性。该技术演示采用了LSI 6Gb/s SAS片上RAID (ROC)控制器芯片和6Gb/s SAS高端口数扩展器芯片，实现了以全带宽执行 I/O 读写操作。 |
| 2008-05-07 |
SecurID令牌解密：单芯片安全网络 |
| |
“计算机安全”这个词涵盖了当今的计算机用户和计算机产业面临的关键问题的复杂性和严重性。随着越来越多的公司依赖于无处不在的网络接入、计算机存储和敏感信息的检索，对可信任用户进行验证的需求越来越迫切。本期揭密将窥探一个在全球广泛使用的防止计算机入侵的硬件令牌。 |
| 2008-05-07 |
The MathWorks发布Communications Blockset 4，助力WiMAX和LTE设计 |
| |
The MathWorks日前宣布推出Communications Blockset 4，该产品提供了用于通信系统物理层设计、仿真和验证的完整模块库，极大地扩展了Simulink。 |
| 2008-05-04 |
CEVA针对无线、多媒体应用发布高性能及低功耗平台 |
| |
硅产品知识产权 (SIP) 平台解决方案和数字信号处理器 (DSP) 内核授权厂商CEVA公司宣布面向使用CEVA-X DSP内核系列的开发人员，推出下一代DSP子系统平台。全新性能稳健的解决方案以CEVA获得公认的功能强大的复杂多功能通信产品为基础，提供全面且经过验证的方案，可将其内核有效地集成在复杂的系统级芯片 (SoC) 上。 |
| 2008-04-29 |
Tensilica加盟Synplicity公司ReadyIP项目，为FPGA提供免费可量产的处理器内核 |
| |
日前在美国的嵌入式系统大会上，创新IC设计与验证方案提供商Synplicity公司，与可配置处理器技术提供商Tensilica公司共同宣布，Tensilica公司加盟Synplicity公司的ReadyIP项目，同时Tensilica宣布将通过Synplicity的ReadyIP项目，免费提供业界最小、基于工业标准体系结构的32位Diamond Standard 106Micro处理器内核。 |
|
|
轻松满足电子元器件、半导体和OEM生产的快速测试New!
搜集工程师们最关心的话题，发表您的真知灼见。
|
|手持电子设备|家庭娱乐系统|工业控制|汽车电子设计|电源系统|模拟混合信号|国际电子商情|电子系统设计
|