|
|
| 2008-04-29 |
THE MATHWORKS为安全关键系统提供自动化模型检查支持 |
| |
The MathWorks日前宣布，其Simulink Verification and Validation软件能够自动评估和验证系统模型与DO-178B和IEC-61508标准及MAAB建模准则的合格性，这些建模准则已经被国际航天、汽车和工业设备市场广泛采用。用于这些安全关键标准的最新模型检查功能使Simulink Verification and Validation所提供的现有支持扩展到客户开发的建模准则。 |
| 2008-04-24 |
TimeSys为Atmel AT91CAP可定制微控制器提供嵌入式Linux支持 |
| |
爱特梅尔公司(Atmel Corporation)和TimeSys公司联合宣布，将为爱特梅尔以ARM9为基础的AT91CAP9可定制微控制器提供嵌入式Linux支持，这将有助快速验证设计。TimeSys为CAP9提供免费的2.6.23内核Linux板级支持包(BSP)。 |
| 2008-04-24 |
LATTICE和ALDEC宣布将在FPGA设计和验证领域进行新的合作，实现混合语言仿真 |
| |
Lattice半导体公司及其合作公司Aldec日前宣布了一项新的OEM协议，Aldec将会发布其唯一一款混合语言OEM FPGA仿真器。Active-HDL的Lattice版本将和Lattice的ispLEVER设计工具套件捆绑出售，提供混合语言（VHDL, Verilog和SystemVerilog）仿真，和MathWorks的simulink的协同仿真及其他Lattice加密IP核的相关仿真支持等。 |
| 2008-04-22 |
QuickLogic推出视觉增强引擎（VEE），实现新一代移动多媒体体验 |
| |
VEE技术将显著改善图像和视频质量，同时显著降低LCD背光功耗，其核心技术是基于Apical Limited经验证并获得多项专利的iridix成像核。 |
| 2008-04-21 |
SYNPLICITY推出READYIP计划：业界首个面向FPGA实施的通用安全IP流程 |
| |
创新 IC 设计与验证解决方案供应商 Synplicity 公司日前宣布实施 ReadyIP 计划。该计划旨在简化 FPGA 系统设计中IP 的获取、评估与使用，其为FPGA实施提供了业界首款完整的通用加密设计方案，使用户能通过 Synplicity 业界标准综合环境Synplify Pro和/或 Synplify Premier 解决方案在自己的设计方案中采用并轻松集成不同第三方厂商的IP。 |
| 2008-04-21 |
如何管理十亿次循环 |
| |
在与数百位ASIC设计人员进行了长达数年的验证策略讨论之后，我终于意识到：我们正处在一个设计人员需要管理数十亿次仿真循环的阶段。 |
| 2008-04-15 |
The MathWorks推出EDA Simulator Link DS，加速硬件验证 |
| |
The MathWorks于日前宣布推出EDA Simulator Link DS，实现MATLAB和Simulink与Synopsys VCS MX功能验证解决方案之间的协同仿真链接。EDA Simulator Link DS通过协调MATLAB代码和Simulink模型与Synopsys’ VCS MX解决方案的执行，使得系统级模型可以重新使用为硬件描述语言（HDL）和寄存器传输级（RTL）实现的测试工作台。 |
| 2008-04-15 |
THE MATHWORKS扩展了针对电子系统验证的产品组合 |
| |
The MathWorks日前宣布推出一种连续的验证工作流程，该流程能够将来自三个主要EDA公司的数字硬件仿真器与MATLAB和Simulink开发的系统级模型和算法相连接。 |
| 2008-04-10 |
NI新推基于PXI的源测量单元和高密度PXI开关模块 |
| |
美国国家仪器有限公司（NI）发布其第一款基于PXI的源测量单元（SMU）和最高密度的PXI开关模块。这两款产品将PXI平台的应用延伸至高精密度直流测试领域，如半导体参数测试及电子设备器件的验证。 |
| 2008-04-10 |
加速SFI-5应用，赛灵思推出硬件验证解决方案 |
| |
赛灵思（Xilinx）推出用于光学互连论坛(OIF)SERDES成帧器第5级接口（SFI-5）标准的免费硬件验证参考设计和第三方IP。基于赛灵思65nm Virtex-5 LX330T FPGA，这一参考设计可加快需要40Gbps载荷速率的有线网络系统的开发。 |
| 2008-04-08 |
如何测试具备UMA/GAN功能的移动电话 |
| |
在一致性测试之前进行设计实现的验证时需要考虑许多因素。在一套能够模仿GAN系统的套件中进行这些测试可以帮助工程师评估各种不同决策可能产生的影响，从而最大程度地减小设计周期中可能需要的反复次数。类似的，实际使用测试也能让工程师预测客户对手机性能的可接受程度，从而预测出手机设计的质量。 |
| 2008-04-07 |
设计技术问答系列专题之一：使用荧光示波器调试和验证电路的技巧 |
| |
问：请举例说明数字荧光示波器在汽车电子设计和调试中的应用。答：数字荧光示波器器提供了CAN总线和LIN总线的定时和协议解码分析功能。它能同步解码具有CAN和LIN总线的控制网络，测试网络间的传输准确性和错误容限。通过测试晶振容限和传输延迟来定位网络同步故障。通过集成的搜索功能实现在数据链路层上的故障调试。通过CAN信号的眼图测试，能分析抖动、幅度失真和毛刺等引起的CAN数据包上的噪声。能用复杂的触发条件：帧类型(数据, 远程, 错误, 过载)、标识符、数据、确认丢失和位填充错误，来触发采集定位信号的特征和故障。 |
| 2008-04-03 |
综合的UWB测试结果为视频应用亮出“绿灯” |
| |
随着近来媒体对UWB技术的关注，以及由WiMedia联盟所验证的基于无线USB(W-USB)产品的22 UWB标准的发布，评估UWB这一无线新技术并了解其是否按照所允诺的到每秒数百兆位传输速率的同时，有必要考虑其是否能保证有卓越的QoS。本文介绍了业界对该技术的测试结果，并探讨了视频分配中吞吐量与网络架构的思考。 |
| 2008-03-26 |
华虹NEC完成Cypress的0.13微米NVM技术授权 |
| |
赛普拉斯半导体公司和上海华虹NEC电子有限公司（华虹NEC）日前共同宣布， Cypress的0.13微米嵌入式非挥发性存储器（NVM）技术已经在华虹NEC获得成功验证。始于2006年12月的技术授权项目已经顺利完成。 |
| 2008-03-25 |
应对65nm时代的可制造性设计挑战 |
| |
实现可接受性能和良率的途径是使包括单元表征、IC实现、分析、优化和签字确认在内的整个设计流程的各个环节都兼顾DFM要求。真正具有DFM意识的设计环境可以在整个流程的各个阶段、在时序、功耗、噪声和良率背景下解读工艺变异和光刻效应。它从对单元库的表征开始，贯穿实现、分析和优化过程，直至签字确认验证结束。 |
|
|
轻松满足电子元器件、半导体和OEM生产的快速测试New!
搜集工程师们最关心的话题，发表您的真知灼见。
|
|手持电子设备|家庭娱乐系统|工业控制|汽车电子设计|电源系统|模拟混合信号|国际电子商情|电子系统设计
|