|
|
| 2005-03-30 |
瑞萨将Mentor的0-In声明综合技术用于验证流 |
| |
Mentor Graphics公司日前宣布，瑞萨科技(Renesas Technology)已完成一项联合开发工作，使Mentor Graphics的0-In声明(assertion)综合技术以及基于声明的验证流与瑞萨科技LogicBench快速原型系统实现集成。 |
| 2008-06-18 |
高效的ASIC验证应能准确地进行FPGA转换 |
| |
ASIC设计师需要的是一种接近ASIC运行速度的验证方法。而使用FPGA实现ASIC原型，这个速度比传统的软件模拟要快上一百万倍。通过可编程逻辑创建原型平台来观察和验证ASIC功能，设计师可以快速和经济地识别潜在错误，降低与产品相关的整体风险，同时满足上市时间要求。 |
| 2006-04-19 |
Micron高密度DDR2 FB-DIMM通过INTEL验证 |
| |
Micron推出密度在512M字节至4G之间的FB-DIMM，可扩展到PC2-5300，已经通过英特尔验证。 |
| 2004-08-15 |
应对百万门级系统级芯片验证挑战的可扩展解决方案 |
| |
功能验证是电子设计人员目前面临的主要挑战，无论是设计团队还是验证团队，都将超过50%的时间用在纠错上，因此这一领域的技术进展将对缩短产品上市时间产生重大影响。 |
| 2005-03-01 |
Bluespec Compiler增加验证声明综合功能 |
| |
新兴公司Bluespec宣称为芯片设计人员提供一种新功能，即将SystemVerilog验证声明综合进Verilog 1995 RTL代码中。然后，该代码可以被读入验证工具，或用于在ASIC内部创建调试硬件。 |
| 2006-06-30 |
Avago的SerDes核心在65nm CMOS工艺中得到验证 |
| |
Avago日前在65nm CMOS工艺技术中验证了其SerDes核心。这推进了SerDes(串行/解串)ASIC核心设计的发展，使其从当前的90nm主流工艺技术进入到了65nm工艺技术。Avago嵌入式SerDes通道的出货量已经突破2500万，这进一步加强了其为构建下一代网络、计算机和存储硬件的OEM提供创新的嵌入式SerDes核心的领导地位。 |
| 2007-01-12 |
Cadence验证方案广受青睐，SystemVerilog成主流开发技术 |
| |
Cadence设计系统公司近日宣布，该公司基于SystemVerilog的验证解决方案在去年迅猛发展，用该语言进行试验的客户从大约40家增加到了150家，他们将该语言应用于创建功能原型项目，或者应用到主流产品开发。 |
| 2007-04-10 |
可扩展验证克服现有验证方法的局限性 |
| |
随着芯片设计规模和设计复杂度日益增加(包括软件设计和模拟设计在总设计工作中所占的比重日益增加)，功能验证的重要性也日益凸显。所谓设计规模增加，是指一块SoC上所包含的晶体管数量变得惊人的多，这就导致其中包含的门也越来越多。如今，仅一块SoC上就已经可以包含上千万个门，这无形中增大了电路出错的几率，也使验证工作变得更加复杂。 |
| 2007-06-25 |
改进传统ASIC与ASSP验证流程，Synplicity推出Confirma平台 |
| |
Synplicity公司日前宣布推出可大幅改进传统ASIC与ASSP验证流程的新一代高性能验证解决方案??Confirma平台。该平台将业界一流的软硬件工具集成在一起，整合为高度集成的硬件辅助验证解决方案，能够帮助客户解决目前和将来遇到的各种ASIC与ASSP验证难题。 |
| 2007-08-16 |
Spansion NOR闪存完成MediaTek参考设计平台预先验证 |
| |
Spansion近日宣布，其MirrorBit NOR闪存已完成在MediaTek主流手机参考设计平台上的预先验证。MediaTek总部位于中国台湾，是全球前十大提供无线通信和数字媒体解决方案的半导体芯片设计公司之一。 |
| 2007-06-04 |
Synplicity加快FPGA基原型调试，实现ASIC和ASSP验证的突破性进展 |
| |
Synplicity公司推出承诺能提供FPGA基硬件原型的全调试软件解决方案Identify Pro，据称实现了ASIC和ASSP验证的突破进展。Synplicity和Synopsys还公布了一个合作营销联盟，以将该技术与后者的VCS仿真器相集成。 |
| 2007-12-05 |
提升SoC验证效率，Cadence为验证产品添加全新技术 |
| |
“我们的Incisive Enterprise Simulator和Incisive Specman都有一个全新面向方面生成引擎，让高级验证专家将其用于在大型设计中执行复杂的、面向方面的序列。这种新引擎能够将性能提高将近5倍！”继低功耗设计技术成为EDA工具厂商竞争的热点之后，验证工具再次成为EDA巨头的争夺制高点，今天，Cadence设计系统公司宣布为其Cadence? Incisive? Enterprise验证产品系列添加全新技术，该公司Incisive Formal Department产品营销总监Tom Anderson在接受电子工程专辑独家采访时对该工具评论道。“它还可以扩展到支持10亿晶体管以上的设计！” |
| 2005-04-24 |
IP复用可简化SoC设计和验证 |
| |
更大规模、更加复杂的数字设计需要可以简化设计与验证过程的创新技术和工具。这是为了应对由设计复杂性增长所引发的挑战和由硅占位面积增加所带来的新机会。例如，在2004年设计自动化大会上，Dataquest公司首席EDA分析师Gary Smith指出，65纳米工艺的出现标志着系统开发人员第一次不能使用全部的有效设计门电路。 |
| 2007-08-30 |
应对SoC设计、验证关键问题，Cadence最新成套工具提供全面支持 |
| |
Cadence设计系统公司发布了一种用于无线和消费电子系统级(SoC)芯片设计的验证成套工具。其目标是使工程师以较小的风险和部署努力而采用先进的验证技术，并满足上市时间的要求。 |
| 2005-09-30 |
新思和ARM合作出版SystemVerilog验证手册 |
| |
由新思公司和ARM公司合著的图书SystemVerilog验证方法手册(VMM)描述了用于验证的SystemVerilog的应用，最近由Springer Science + Business Media Inc.出版，定价129美元。 |
|
|
搜集工程师们最关心的话题，发表您的真知灼见。
|
|手机设计|媒体播放器|家庭娱乐系统|工业控制|汽车电子设计|电源系统|模拟混合信号|国际电子商情|电子系统设计
|