SoC-8 - 电子工程专辑网

技术文章
(239)

新品
(302)

新闻
(989)

实例
(7)

专题论坛
(32)

自由论坛
(226)

博客
(41)

研讨会
(1)

辞典
(1)

电子工程专辑网站 - 共搜索到 239 篇文章

按时间排序按相关度排序

集成硬件和软件的安全平台实现高度可信任计算
引言：使嵌入式产品免受恶意攻击与硬件和软件设计以及设计的物理属性直接相关。

2005-09-09

可降低下一代IC测试成本的确定性逻辑内置自测技术
20世纪70年代随着微处理器的出现，计算机和半导体供应商逐渐认识到，集成电路需要在整个制造过程中尽可能早地进行测试，因为芯片制造缺陷率太高，不能等到系统装配好后再测试其功能是否正确，所以在IC做好之后就应对它进行测试，一般在自动测试设备上采用仿真完整系统激励和响应的功能测试方案进行。

2003-05-18

超大规模集成电路设计中的复位电路设计
在同步设计中，通常采用时间延时平衡的方法来保证复位信号到达各个触发器的时间相同。这样需要加很多的延时缓冲器，对芯片的面积、功耗和成本等关键指标带来严重的影响，同时增加了大规模集成电路设计的复杂性。本文提出了一种适用于大规模集成电路设计的复位方法，该方法采用简单电路设计，可以不用加入延时平衡缓冲器，大大降低了芯片设计的复杂度，同时降低芯片的面积、功耗和成本等。

2005-03-20

采用多内核无线虚拟系统原型的系统级调试
在内核芯片制造前传统的验证与调试方法依赖于指令集仿真器(ISS)模型。

2005-08-01

迈向多处理器系统级芯片时代的片上网络技术
引言：STNoC是一项非常先进的低成本片上网络技术，因为能够提供优化的结构、出色的性能和模块化设计，这项技术将会在实现多处理器系统级芯片上发挥重要作用。STNoC拓扑(Spidergon)基于三个基本组件：一个标准化的网络接口、一个带少量缓存的高性能虫洞路由器和一个物理通信链路。Spidergon采用类似于OSI的由四个网络层组成的通信协议栈：物理层、数据层、网络层和传输层。

2006-03-24

Post-layout分析应对纳米设计挑战
在当今竞争日益激烈的国际市场，设计高端IC面临着前所未有的压力：既要能够发布一次投片成功的设计，又要面临十分严酷的既定日程。

2003-05-12

基于Calibre 工具的系统级芯片物理验证
编者按：

2004-04-03

用于纳米集成电路设计的全芯片分级模拟与分析
集成电路的发展趋势表明，纳米时代已经来临。

2003-02-28

现代工业环境中微控制器的发展趋势
就微控制器在行业中的设计和应用来说，没有哪个行业像工业自动化和控制领域发展得如此迅速。由于亚洲及中国的主要制造工厂自动化程度的提高，新技术被用来提高效率，因此对制造成本以及产品成本有重要的影响。尽管集中控制可以改善任何特定制造工艺的整体可视性，但是可能并不适合那些响应延时和处理延迟会导致故障的一些关键应用。

2007-05-16

利用混合优化技术解决时序收敛问题
深亚微米IC设计需要在更小的尺寸上实现更多的功能，并且对功耗、设计周期具有更高要求，而时序收敛问题成为满足这类设计要求的主要瓶颈。

2004-08-15

QIP方法能使IP复用过程更加顺畅
引言:为了成功的实现IP复用，对IP进行评估和整合的过程非常重要。QIP方法提供了一种直观的衡量标准，能够快速的对IP的质量进行评估，并实现对IP整合过程的可靠预测。

2006-04-14

无向量测试是测试高速I/O的最佳方法
大批量半导体芯片制造商必须解决以下这道难题，即如何经济高效地测试嵌入在大型数字系统级芯片设计中的多个多通道高速I/O接口(如PCI Express、HyperTransport和 Infiniband)。

2004-01-31

手机语音识别应用中DSP的选择策略
引言：

2002-09-28

用于无线手持设备设计的SDR技术
引言：

2003-04-26

未来嵌入式闪存面临的兼容性与复杂性问题
引言：