| Esterel设计语言期望获IEEE标准委员会“首肯” |
2007-06-14 |
| 作为一种描述控制系统硬件的高级语言，Esterel正在走向IEEE标准化之路。但业内人士目前仍在观察：标准化是否能使其走出小众市场，融入电子系统级(ESL)设计的主流当中。 |
|
| 助力基于FPGA的ESL工具开发，Verific HDL组件软件获S2C青睐 |
2007-05-30 |
| Verific设计自动化公司近日宣布S2C公司已采纳其硬件描述语言(HDL)组件软件, 并整合到S2C最新的基于可编程门阵列(FPGA)的电子系统级(ESL)设计工具和片上系统(SoC)原型验证产品。 |
|
| 新款功率优化工具可降低IC的动态功耗 |
2007-05-25 |
| Calypto设计系统公司近期发布了一款据称在IC功率优化方面实现了突破的工具?PowerPro CG。该工具能自动将时钟门控逻辑添加到RTL代码中，并利用了这爱公司自身的时序分析技术支持多重时钟周期上的时钟门控。 |
|
| Duolog发布寄存器管理工具BitWise，加快SoC设计 |
2007-05-23 |
| 爱尔兰的电子系统级 (ESL)供应商Duolog Technologies向商用市场发布了最初为德州仪器开发的工具BitWise，据称为捕获并生成寄存器及存储器映射信息提供了灵活的环境。 |
|
| 揭秘：哪些验证工具将影响工程师的设计？ |
2007-04-27 |
| 最近，Synopsys公司的电子邮件用户组(ESNUG)的主持人John Cooley对818位工程师就新验证工具的使用情况展开了一项普查，结果显示，越来越多的工程师正远离专用的验证语言，并持续拥抱Verilog语言，此外，在仿真过程中出现了从Cadence的工具转向采用Synopsys公司的工具的苗头。 |
|
| SDR实现商用化还需要新的中间件 |
2007-04-20 |
| 如今，为软件定义无线电(SDR)寻求完全可重构的整数CPU(integer CPU)或基带DSP的梦想几近破灭。但是随着SDR在军事、公共安全乃至消费市场的不断发展，关注中间件的专家们正在寻找新的途径来优化现有的SDR应用体系架构。 |
|
| 锁定高端数字信号处理应用的65nm FPGA |
2007-04-05 |
| Xilinx公司即将推出的一系列高端现场可编程门阵列，针对高性能的数字信号处理应用对它们进行了最优化处理。这个系列由三种器件组成:入门级SX35T、中档SX50T和高端SX95T。据称，它们创造了FPGA领域中DSP性能的业内记录，Xilinx表示，这些器件是行业中首批集成了串行收发器并优化了DSP 的FPGA系列。 |
|
| EDA用户大吐苦水：低功率设计CPF与UPF各行其道 |
2007-03-29 |
| EDA用户可能不喜欢这样，但是当进行低功率设计时，他们不得已说两种语言：CPF和UPF。 |
|
| Nexar全面提供支持32位处理器的嵌入式系统设计！ |
2007-02-28 |
| Nexar是一套全面的，无需依赖于生产厂商的电子设计解决方案，用以使所有工程师能够在FPGA平台上用类似于板级系统设计的方法开发完整的以处理器为基础的嵌入式系统。 |
|
| Tri-Mode Ethernet MAC内核问世，开拓以太网方案新市场 |
2007-02-05 |
| 无晶圆厂ASIC公司eASIC和以太网IPO提供商MoreThanIP GmbH公司开始采样一款双方联合开发的适于eASIC公司90纳米Nextreme Structured ASIC系列的Tri-Mode Ethernet MAC内核。 |
|
| 模型精准度拖累IBIS普及进程 |
2007-01-12 |
| IBIS模型正在受到越来越多中国系统工程师的关注，这并不奇怪，因为系统应用目前正在迅速向中国聚集。这种趋势造成的结果之一，就是此前远离亚洲大陆的IBIS委员会专家们不得不开始习惯于倾听来自中国用户的声音。继2005年首届亚洲IBIS技术峰会(Asian IBIS Summit)召开一年后，2006年亚洲IBIS技术峰会在上海如期召开，来自英特尔、Cadence、Mentor Graphic、Synopsys、Ansoft、华为、Sigrity、SiSoft以及Teraspeed Consulting等公司的专家们再度聚首，就IBIS发展过程中遇到的问题以及未来的发展方向进行了探讨，并介绍了各自在IBIS推广方面所作的努力。 |
|
| 采用新的模拟混合信号仿真技术进行全芯片验证 |
2006-12-25 |
| 高效使用多级AMS验证，能够帮助设计师创建合适的验证计划，定义多种设计配置和相关的仿真测试。每种配置对被测功能的关键路径采用晶体管级描述，而设计的其它模块被切换到高层行为模型。该方法允许对整个芯片进行详细的AMS验证，所需的验证设置时间很少。因此它能顺利地连接设计与验证过程，并能在验证阶段复用行为模型和测试平台。 |
|
| Aldec采用新颖“系统级平台技术”，提升Verilog仿真速度 |
2006-12-05 |
| 对大多数IC设计师来说，逻辑仿真速度永远都不够快。Aldec宣称其新型Riviera-Pro 2006.10 HDL仿真器比前一版本软件加快RTL仿真速度达57%，门级和时序仿真速度提升250%。 |
|
| 避免业内标准纷争，顺应民意促成单一IC功率标准？ |
2006-11-29 |
| 低功率IC设计工具供应商Sequence Design公司CEO Vic Kulkarni日前发表评论，呼吁业内标准组织携手，顺应民意，促成单一IC功率标准，避免竞争和多极化。 |
|
| Cadence IC设计平台鼎力相助，中科院龙芯2E横空出世！ |
2006-11-23 |
| Cadence设计系统公司日前宣布中国科学院计算技术研究所采用了Cadence公司的IC设计平台的部分工具，顺利完成“龙芯2E”成功出带并达到千兆性能指标。 |
|
搜集工程师们最关心的话题，发表您的真知灼见。
|
|手机设计|媒体播放器|家庭娱乐系统|工业控制|汽车电子设计|电源系统|模拟混合信号|国际电子商情|电子系统设计
|