关键字 VHDL 搜索结果 首页 / 搜索结果
使用电子工程专辑网站搜索引擎,找您所想的电子行业信息
在结果中搜索 
电子工程专辑网站 - 共搜索到 89 篇文章 按时间排序 按相关度排序
Dynalith开发出独特的基于C的设计验证解决方案 2005-06-08
不断增长的门数和高集成度需求催生出了HDL语言,它很适合用于描述硬件设计的行为和结构。  
Aldec将在DAC上演示最新系统级设计工具 2005-06-07
ASIC及FPGA混合语言模拟设计工具供应商Aldec公司日前宣布,将在本月于美国加州举行的设计自动化讨会(DAC)上,不公开地演示其下一代系统级设计工具的功能与特性。  
Celoxica最新ESL工具可加快综合速度 2005-05-30
Celoxica公司日前推出了其第四代DK设计套件DK4。  
新型仿真技术问世,可广泛支持SystemVerilog语言标准 2005-05-23
两家验证工具供应商明导资讯(Mentor Graphics)与Axiom Design Automation公司日前宣称研制出新型仿真技术,能提供对新兴SystemVerilog语言标准的广泛支持。  
模型鸿沟延滞ESL发展,Tenison拟借VTOC技术加快普及 2005-05-19
Tenison EDA公司首席执行官Martin Harding日前表示,如今的设计师缺乏直接连接寄存器传输级(RTL)以实现设计的电子系统级(ESL)模型,这种状况延滞了ESL设计的更广泛普及。  
最新验证工具搭桥,力助从RTL转向系统级工具 2005-05-05
美国加州一家名为Calypto Design Systems的初创公司日前推出新产品系列,据称能使工程师使用系统级设计工具,快速验证面向RTL传递性(handoff)的设计。  
NI通过收购进一步整合设计与测试环境 2005-04-01
为了更紧密地集成独立的设计与测试环节,美国国家仪器公司(NI)收购了加拿大多伦多的Electronics Workbench公司,后者是流行的MultiSim板级仿真工具包的供应商。  
ZAiQ与S2C共推基于事务级的SoC设计验证系统 2005-03-28
ZAiQ Technologies公司与S2C公司日前宣布,将把ZAiQ的SYSTEMware验证软件及IP,同S2C的IP Porter平台整合,以提供基于事务级(transaction-based)的整套SoC协同建模与系统级验证环境。  
软件时序异常校验器问世,可验证错误路径 2005-03-18
Real Intent公司最近在德国举行的欧洲设计自动化与测试(DATE)会议上推出一种软件时序异常校验器(timing-exception prover)??PureTime,能验证错误和多周期路径,据称能帮助设计师大幅节省手工评估的时间。  
初创公司推新版软件,助信号布线自动化 2005-03-09
正在德国慕尼黑举行的欧洲设计自动化与测试研讨会(DATE)上,EDA软件供应商Stelar Tools公司宣布,已改进了其HDL Explorer产品。  
Mentor Graphics高层为设计验证发展描绘蓝图 2005-02-28
明导资讯(Mentor Graphics)公司董事长兼首席执行官Walden Rhines日前在设计验证研讨会(DVCon)上抛出了为提高设计验证生产率而制定的发展蓝图。  
瞄准大众市场,英国两公司合推低价SystemC综合工具 2005-01-24
英国两家EDA初创公司Orange Tree Technologies与SystemCrafter已经展开合作,共同促使SystemC综合工具的价格更能为大众市场所承受。  
两英国初创公司联合推出增强型SystemC综合工具套件 2005-01-09
英国初创企业SystemCrafter和Orange Tree Technologies日前联合发布了面向编程FPGA的工具套件,旨在使SystemC综合更经济可行。  
Aldec最新仿真器集成了SystemC和HDL调试功能 2005-01-03
Aldec公司日前宣布推出Riviera 2004.12工具,以拓展该公司在ASIC和FPGA的混合语言仿真方面的能力。  


返回页首