|
|
|
|
 |
ST导入经认证的设计流程，加快下一代半导体开发过程
意法半导体(ST)近日宣布，将采用经权威机构认证的电子系统级(ESL)系统芯片参考设计流程。 |
2008-06-26 |
SiliconBlue发表单芯片FPGA器件，针对超低功耗手持装置
SiliconBlue近日发表创新的超低功耗单芯片FPGA器件，全新的单芯片iCE FPGA系列采用台积电的65纳米LP(Low Power)标准CMOS工艺，整合了该公司的NVCM(非易失性配置存储器) 专利技术，能减少额外使用闪存PROM(可编程只读存储器)的成本，且更易于使用。 |
2008-06-04 |
The MathWorks推出EDA Simulator Link DS，加速硬件验证
The MathWorks于日前宣布推出EDA Simulator Link DS，实现MATLAB和Simulink与Synopsys VCS MX功能验证解决方案之间的协同仿真链接。EDA Simulator Link DS通过协调MATLAB代码和Simulink模型与Synopsys’ VCS MX解决方案的执行，使得系统级模型可以重新使用为硬件描述语言（HDL）和寄存器传输级（RTL）实现的测试工作台。 |
2008-04-15 |
LATTICE推出SERVICE PACK 2FPGA设计工具包，用于ispLEVERA FPGA 7.0
Lattice Semiconductor宣布近期将推出用于其ispLEVERA FPGA 7.0版设计工具包的Service Pack 2。可进一步增强电源计数器、新版Synplicity的Synplify synthesis和Mentor Graphics的Precision RTL synthesis设计工具包的可用性和精确度，新增了对LatticeMico320嵌入式开源微处理器的支持功能。 |
2008-02-01 |
Xilinx新版DSP开发工具可提升DSP性能高达38%
赛灵思公司（Xilinx, Inc.）日前宣布其DSP开发工具可将多速率DSP设计的Fmax性能提升高达38%，同时还大大提高了易用性。AccelDSP综合工具和System Generator for DSP工具9.2版的发布，使Xilinx XtremeDSP解决方案的开发工具组件提供了更高的性能水平，同时两种工具间的集成也更为紧密，为同时使用MATLAB和Simulink建模环境的开发人员进一步简化了FPGA设计流程。 |
2007-09-17 |
Actel针对嵌入式应用提供高功效的系统管理解决方案
为了进一步扩展市场领域，以设计出更具成本效益及能效的终端系统，Actel公司宣布推出新的参考设计，可以1.2美元的起始价格实现智能系统和功率管理。该设计结合了屡获殊荣的混合信号Fusion可编程系统芯片(PSC)与优化的可配置CoreABC微控制器。 |
2007-08-14 |
Actel发布IDE v8.0，创新的SmartDesign功能简化系统级设计
Actel公司为履行其提供和支持高功效解决方案的承诺，全面提升了其Libero集成设计环境(IDE)的效能，进一步简化采用其现场可编程门阵列(FPGA)产品进行系统级设计的过程。 |
2007-06-22 |
赛灵思宣布交付高性能DSP平台——VIRTEX-5 SXT FPGA
赛灵思公司日前宣布开始向市场交付针对高性能数字信号处理(DSP)而优化的65nm Virtex-5 SXT现场可编程门阵列(FPGA)器件的首批产品。SXT平台创造了DSP性能的行业新纪录——550MHz下性能达352 GMAC。 |
2007-02-12 |
Cadence发布最高性能的加速器/仿真器Palladium III
Cadence设计系统公司不久前推出了Cadence Incisive Palladium III加速器/仿真器，这是业内具有最高性能的加速器/仿真器，应用于无线、图形、网络和消费市场的复杂硬件、软件和全套系统的验证和确认。 |
2006-12-13 |
赛灵思新版XtremeDSP开发工具让Virtex-5开发更简单
赛灵思公司(Xilinx, Inc.)日前宣布其8.2版本的XtremeDSP开发工具上市。这些工具包括System Generator for DSP及AccelDSP，其特色在于已优化的DSP支持赛灵思Virtex-5 LX和LXT。新版软件工具使那些即使不熟悉FPGA的DSP系统设计工程师及算法开发工程师也能够设计、仿真和验证DSP系统。 |
2006-11-15 |
The MathWorks最新硬件描述语言产生器问世
The MathWorks于近日发表最新工具─Simulink HDL Coder (硬件描述语言产生器)，能够从Simulink model以及Stateflow (事件导向系统仿真软件)的图表产生硬件程序代码，以直接进入硬件实现，并适用于有限状态机与控制逻辑的实现。 |
2006-10-08 |
支持Spansion闪存的VHDL, Verilog模型现已面世
Free Model Foundry(FMF)日前宣布推出用于Spansion公司Mirror Bit Ornandt闪存装置的VHDL和Verilog模型。 |
2006-08-16 |
NI发布LabVIEW 20周年纪念版——LabVIEW 8.20
美国国家仪器有限公司正式推出LabVIEW 8.20版本——这是专用于控制、测试和嵌入式系统开发的LabVIEW 图形化系统设计平台的20周年纪念版。通过与第三方算法设计工具和基于FPGA快速系统原型设计的开放式连接，LabVIEW 8.20极大地提高了设计能力。 |
2006-08-15 |
CADENCE推出的通用验证组件集成了兼容性管理和多语言支持
Cadence设计系统公司日前推出了Universal Verification Components(UVCs)。它是可复用验证IP(VIP)的一个新产品，能将兼容性管理和多语言的灵活性与基于模拟的测试环境先进技术相集成。UVC能降低质量和进度延迟的风险，以及对特殊协议专业技术的要求。 |
2006-08-10 |
Mentor Graphics将ADiT仿真技术集成到了ADMS平台
Mentor Graphics宣布全面完成了ADiT Fast-SPICE模拟技术与其混合信号模拟平台ADVance MS(ADMS)的集成。ADiT技术的模拟容量比传统SPICE仿真器高出许多，并避免了混合信号验证中由于慢速晶体管级别的模拟带来的性能瓶颈。集成后的方案可为系统芯片(Soc)提供可靠、高效以及简单易用的混合信号验证的能力。 |
2006-08-08 |
| ---共搜索到 40 篇文章，共 3 页--- |
1
•
•
|
|
|
|
|